微細相補型MOS(CMOS)集積回路のための縮小則に関する研究
図書館・個人送信サービスを利用する
収録元データベースで確認する
国立国会図書館デジタルコレクション
国立国会図書館の登録利用者（本登録）の方を対象とした、個人送信サービスで閲覧可能です。ただし、日本国外に居住している場合は、個人送信サービスを利用できません。
書店で探す
障害者向け資料で読む
目次
目次
第1章 序論
p1
1-1 従来のMOSデバイスの比例縮小則(スケーリング則)とその問題点
p1
1-2 MOSデバイスの寸法縮小におけるデバイス最適化シミュレーションと新しい縮小則の必要性
p10
1-3 本論文の位置付けと研究目的
p11
書店で探す
障害者向け資料で読む
- みなサーチ
- プレーンテキスト
みなサーチに登録・ログインで利用できます
書誌情報
この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。
- 資料種別
- 博士論文
- タイトルよみ
- ビサイ ソウホガタ MOS (CMOS) シュウセキ カイロ ノ タメ ノ シュクショウソク ニ カンスル ケンキュウ
- 著者・編者
- 各務正一 [著]
- 著者標目
- 各務, 正一 カクム, マサカズ
- 授与機関名
- 早稲田大学
- 授与年月日
- 平成4年3月5日
- 授与年月日（W3CDTF）
- 1992
- 報告番号
- 乙第878号
- 学位
- 工学博士