Design for multiple-valued logic networks and its fault tolerances
図書館・個人送信サービスを利用する
収録元データベースで確認する
国立国会図書館デジタルコレクション
国立国会図書館の登録利用者（本登録）の方を対象とした、個人送信サービスで閲覧可能です。ただし、日本国外に居住している場合は、個人送信サービスを利用できません。
書店で探す
障害者向け資料で読む
目次
Contents
p1
Introduction
p3
I Multiple-Valued PLA's and Its Fault Tolerances
p1
1 A Fault Model for Multiple-Valued PLA's and Its Equivalences
p2
1.1 Introduction
p2
書店で探す
障害者向け資料で読む
- みなサーチ
- プレーンテキスト
みなサーチに登録・ログインで利用できます
書誌情報
この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。
- 資料種別
- 博士論文
- 著者・編者
- 長田康敬 [著]
- 著者標目
- 長田, 康敬 ナガタ, ヤスノリ
- 並列タイトル等
- 多値論理回路網の一設計手法とそのフォールトトレランスに関する研究 タチ ロンリ カイロモウ ノ イチ セッケイ シュホウ ト ソノ フォールト トレランス ニ カンスル ケンキュウ
- 授与機関名
- 明治大学
- 授与年月日
- 平成8年3月25日
- 授与年月日（W3CDTF）
- 1996
- 報告番号
- 乙第231号
- 学位
- 博士 (工学)