電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計 (ニューロコンピューティング)

記事を表すアイコン

電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計

(ニューロコンピューティング)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
024261945
資料種別
記事
著者
上ノ原 誠二ほか
出版者
東京 : 電子情報通信学会
出版年
2013-01
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(390):2013.1.24・25
掲載ページ
p.105-110
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
上ノ原 誠二
厚地 泰輔
松坂 建治 他
並列タイトル等
Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
112(390):2013.1.24・25
掲載巻
112
掲載号
390