FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装 (VLSI設計技術)

記事を表すアイコン

FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装

(VLSI設計技術)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
024263701
資料種別
記事
著者
中村 芳大ほか
出版者
東京 : 電子情報通信学会
出版年
2013-01
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(375):2013.1.16・17
掲載ページ
p.153-158
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
中村 芳大
土肥 慶亮
柴田 裕一郎 他
シリーズタイトル
並列タイトル等
Implementation of 3-D stencil computation with an FPGA accelerator and a high level synthesis tool
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
112(375):2013.1.16・17
掲載巻
112
掲載号
375