機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ (リコンフィギャラブルシステム)

記事を表すアイコン

機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ

(リコンフィギャラブルシステム)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
024265664
資料種別
記事
著者
佐竹 俊亮ほか
出版者
東京 : 電子情報通信学会
出版年
2013-01
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(377):2013.1.16・17
掲載ページ
p.69-73
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
佐竹 俊亮
石浦 菜岐佐
田村 真平 他
並列タイトル等
Speeding up Multiple Sections of Binary Code by Hardware Accelerator Tightly Coupled with CPU
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
112(377):2013.1.16・17
掲載巻
112
掲載号
377