複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法 (リコンフィギャラブルシステム)

記事を表すアイコン

複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法

(リコンフィギャラブルシステム)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
025277832
資料種別
記事
著者
田崎 智也ほか
出版者
東京 : 電子情報通信学会
出版年
2014-01
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(418):2014.1.28・29
掲載ページ
p.43-48
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
田崎 智也
籠谷 裕人
杉山 裕二 他
並列タイトル等
Reduction Method of Asynchronous Circuits with Maximum Delay Loops using SDI Delay Assumption
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
113(418):2014.1.28・29
掲載巻
113
掲載号
418