不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成 (VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

記事を表すアイコン

不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成

(VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
025983269
資料種別
記事
著者
多和田 雅師ほか
出版者
東京 : 電子情報通信学会
出版年
2014-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(328):2014.11.26-28
掲載ページ
p.227-232
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
多和田 雅師
木村 晋二
柳澤 政生 他
並列タイトル等
Small-Sized Encoder/Decoder Circuit Design for Bit-Write Reduction Targeting Non-Volatile Memories
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
114(328):2014.11.26-28
掲載巻
114
掲載号
328