β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 (VLSI設計技術 ; デザインガイア2017 : VLSI設計の新しい大地)

記事を表すアイコン

β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減

(VLSI設計技術 ; デザインガイア2017 : VLSI設計の新しい大地)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
028699520
資料種別
記事
著者
進藤 佑司ほか
出版者
東京 : 電子情報通信学会
出版年
2017-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(273):2017.11.6-8
掲載ページ
p.101-104
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
進藤 佑司
瀬戸 謙修
傘 昊
並列タイトル等
Area Reduction of Digital Circuit Part in Analog-to-Digital Converter Based on (β-Expansion by Eliminating Look-Up Table
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
117(273):2017.11.6-8
掲載巻
117
掲載号
273