高速な桁上げ機能をも...

高速な桁上げ機能をもつ並列型加算回路の設計

記事を表すアイコン

高速な桁上げ機能をもつ並列型加算回路の設計

国立国会図書館請求記号
Z14-330
国立国会図書館書誌ID
10764943
資料種別
記事
著者
佐俣 範吉ほか
出版者
町田 : 玉川大学工学部
出版年
2010
資料形態
掲載誌名
玉川大学工学部紀要 = Memoirs of the College of Engineering, Tamagawa University (45) 2010
掲載ページ
p.71~80
すべて見る

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

  • CiNii Research

    検索サービス
    連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
佐俣 範吉
山本 庸介
並列タイトル等
Multi-digit adder circuits with high speed parallel carry transfer circuits
タイトル(掲載誌)
玉川大学工学部紀要 = Memoirs of the College of Engineering, Tamagawa University
巻号年月日等(掲載誌)
(45) 2010
掲載号
45
掲載ページ
71~80
掲載年月日(W3CDTF)
2010