FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法 (VLSI設計技術)

記事を表すアイコン

FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法

(VLSI設計技術)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
9792780
資料種別
記事
著者
高田 大河ほか
出版者
東京 : 電子情報通信学会
出版年
2009-01
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 108(412) 2009.1.29・30
掲載ページ
p.57~62
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
高田 大河
松永 裕介
シリーズタイトル
並列タイトル等
An efficient cut enumeration for depth-optimum technology mapping for LUT-based FPGAs
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
108(412) 2009.1.29・30
掲載巻
108
掲載号
412