クロック生成用PLLの高性能化とダイナミックCMOS回路による構成法に関する研究
図書館・個人送信サービスを利用する
収録元データベースで確認する
国立国会図書館デジタルコレクション
国立国会図書館の登録利用者（本登録）の方を対象とした、個人送信サービスで閲覧可能です。ただし、日本国外に居住している場合は、個人送信サービスを利用できません。
書店で探す
障害者向け資料で読む
目次
目次
第1章 序論
p1
1-1 背景
p1
1-2 本研究の目的
p7
1-3 本論文の概要
p7
書店で探す
障害者向け資料で読む
- みなサーチ
- プレーンテキスト
みなサーチに登録・ログインで利用できます
書誌情報
この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。
- 資料種別
- 博士論文
- タイトルよみ
- クロック セイセイヨウ PLL ノ コウセイノウカ ト ダイナミック CMOS カイロ ニ ヨル コウセイホウ ニ カンスル ケンキュウ
- 著者・編者
- 吉澤弘泰 [著]
- 著者標目
- 吉澤, 弘泰 ヨシザワ, ヒロヤス
- 授与機関名
- 九州大学
- 授与年月日
- 平成11年3月25日
- 授与年月日（W3CDTF）
- 1999
- 報告番号
- 甲第4787号
- 学位
- 博士(工学)