博士論文

CMOS array logic architectures using dual-rail threshold logic circuits

博士論文を表すアイコン

CMOS array logic architectures using dual-rail threshold logic circuits

国立国会図書館請求記号
UT51-2005-A573
国立国会図書館書誌ID
000007734759
資料種別
博士論文
著者
Hiroaki Yamaoka [著]
出版者
[Hiroaki Yamaoka]
出版年
2003
資料形態
ページ数・大きさ等
1冊
授与大学名・学位
東京大学,博士 (工学)
すべて見る

資料に関する注記

一般注記:

博士論文

書店で探す

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
博士論文
著者・編者
Hiroaki Yamaoka [著]
著者標目
山岡, 寛明 ヤマオカ, ヒロアキ
出版事項
出版年月日等
2003
出版年(W3CDTF)
2003
数量
1冊
並列タイトル等
2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究 2センシキ シキイチ ロンリ カイロ オ モチイタ ハイレツガタ CMOS ロンリ アーキテクチャ ニ カンスル ケンキュウ
授与機関名
東京大学