2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価 (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2013)

記事を表すアイコン

2コアアーキテクチャを対象とするトレースベースキャッシュシミュレーションの精度評価

(ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2013)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
024419832
資料種別
記事
著者
多和田 雅師ほか
出版者
東京 : 電子情報通信学会
出版年
2013-03
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 112(482):2013.3.13・14
掲載ページ
p.85-90
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
多和田 雅師
柳澤 政生
戸川 望 他
並列タイトル等
Accuracy Evaluation of Trace-based Cache Simulation for Two-core L1 Caches
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
112(482):2013.3.13・14
掲載巻
112
掲載号
482