タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計 (VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

記事を表すアイコン

タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計

(VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
025982852
資料種別
記事
著者
川村 一志ほか
出版者
東京 : 電子情報通信学会
出版年
2014-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(328):2014.11.26-28
掲載ページ
p.51-56
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
川村 一志
阿部 晋矢
史 又華 他
並列タイトル等
Data Dependent Optimization using Suspicious Timing Error Prediction for Reconfigurable Approximation Circuits
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
114(328):2014.11.26-28
掲載巻
114
掲載号
328