回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価 (VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

記事を表すアイコン

回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価

(VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
025982874
資料種別
記事
著者
吉田 慎之介ほか
出版者
東京 : 電子情報通信学会
出版年
2014-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(328):2014.11.26-28
掲載ページ
p.57-62
すべて見る

全国の図書館の所蔵

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

  • CiNii Research

    検索サービス
    連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
吉田 慎之介
史 又華
柳澤 政生 他
並列タイトル等
An Effective Robust Design Using Improved Checkpoint Insertion Algorithm for Suspicious Timing-Error Prediction Scheme and its Evaluations
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
114(328):2014.11.26-28
掲載巻
114
掲載号
328