多面体モデルに基づく並列化コンパイラにおける制約条件の緩和 (VLSI設計技術)

多面体モデルに基づく並列化コンパイラにおける制約条件の緩和

(VLSI設計技術)

国立国会図書館以外の全国の図書館の所蔵状況を表示します。

所蔵のある図書館から取寄せることが可能かなど、資料の利用方法は、ご自身が利用されるお近くの図書館へご相談ください

その他

CiNii Research
検索サービス
連携先のサイトで、CiNii Researchが連携している機関・データベースの所蔵状況を確認できます。
この本の所蔵を確認

この資料の詳細や典拠（同じ主題の資料を指すキーワード、著者名）等を確認できます。

資料種別: 記事
タイトル: 多面体モデルに基づく並列化コンパイラにおける制約条件の緩和
著者・編者: 尾形冬馬
中野秀洋
宮内新
シリーズタイトル: VLSI設計技術
著者標目: 尾形冬馬
中野秀洋
宮内新
並列タイトル等: Relaxing constraint conditions in parallelizing compiler based on polyhedral model
タイトル（掲載誌）: 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等（掲載誌）: 114(426):2015.1.29・30
掲載巻: 114
掲載号: 426
掲載ページ: 187-192
掲載年月日（W3CDTF）: 2015-01
ISSN（掲載誌）: 0913-5685
ISSN-L（掲載誌）: 0913-5685
出版事項（掲載誌）: 東京 : 電子情報通信学会
出版地（国名コード）: JP
本文の言語コード: jpn
件名標目: コンパイラ
並列化
多面体モデル
Compiler
Parallelization
Polyhedral Model
NDLC: ZN33
対象利用者: 一般
レポート番号（雑誌記事）: VLD2014-142
所蔵機関: 国立国会図書館
請求記号: Z16-940
連携機関・データベース: 国立国会図書館 : 国立国会図書館雑誌記事索引
https://ndlsearch.ndl.go.jp
書誌ID（NDLBibID）: 026148490
http://id.ndl.go.jp/bib/026148490
整理区分コード: 632