静的な定数を係数とする乱数生成器を使用しないストカスティック論理回路 (VLSI設計技術 ; デザインガイア2017 : VLSI設計の新しい大地)

記事を表すアイコン

静的な定数を係数とする乱数生成器を使用しないストカスティック論理回路

(VLSI設計技術 ; デザインガイア2017 : VLSI設計の新しい大地)

国立国会図書館請求記号
Z16-940
国立国会図書館書誌ID
028699554
資料種別
記事
著者
多和田 雅師ほか
出版者
東京 : 電子情報通信学会
出版年
2017-11
資料形態
掲載誌名
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(273):2017.11.6-8
掲載ページ
p.121-124
すべて見る

書誌情報

この資料の詳細や典拠(同じ主題の資料を指すキーワード、著者名)等を確認できます。

資料種別
記事
著者・編者
多和田 雅師
柳澤 政生
戸川 望
並列タイトル等
Stochastic logic circuit using static constant as coefficient without random number generator
タイトル(掲載誌)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
巻号年月日等(掲載誌)
117(273):2017.11.6-8
掲載巻
117
掲載号
273